05-触发器.md 8.7 KB
tags: [数电] type: note source_type: reconstructed created: 2026-08-15 updated: 2026-08-18
aliases: [触发器, RS触发器, JK触发器, D触发器, 锁存器]
触发器
[!note] 对象层 学完这篇，你能判断：
- 触发器和组合逻辑的本质区别（记忆能力）；
- RS/JK/D/T 四种触发器的特性方程与适用场景；
- 电平触发、脉冲触发、边沿触发各自的可靠性；
- 原理图中遇到的触发器符号是哪一种、怎么读它的 Q。
用生活理解：触发器是数字世界的"记忆格子"——一个触发器存 1 位。RS 像"跷跷板开关"（置 1、置 0 两个按钮，同时按是禁区）；D 像"照相机"（边沿瞬间把输入拍下来存住）；JK 像"保险锁"（RS 去掉禁区，变成全功能款）。而"边沿触发"则是：只在时钟边沿那一下才允许改动记忆。
一、一句话本质
触发器是能存储 1 位二值状态（Q/Q'）的记忆电路，由时钟（CLK）或直接置位/复位（S/R）控制何时更新；按功能分 RS/JK/D/T，按触发方式分电平/脉冲/边沿。
二、速查表（公式与结论）
2.1 特性方程（背下来）
| 触发器 | 特性方程 | 约束/特点 |
|---|---|---|
| RS | Q(n+1) = S + R'·Q(n) | SR=0 约束（S、R 不能同时为 1） |
| JK | Q(n+1) = J·Q' + K'·Q | 无约束，J=K=1 时翻转（T 功能） |
| D | Q(n+1) = D | 最常用：寄存器/移位寄存器的基础 |
| T | Q(n+1) = T⊕Q | T=0 保持，T=1 翻转；T' 触发器恒翻转 |
2.2 触发方式对比
| 方式 | 何时更新 | 可靠性 | 典型器件 |
|---|---|---|---|
| 电平触发（高/低） | 整个 CLK 高（低）电平期间可变化 | 差（空翻，一个时钟沿内多次变化） | 钟控 RS/D 锁存器 |
| 脉冲触发（主从） | CLK 上升沿瞬间采样、下降沿后才输出 | 中（有"一次翻转"问题） | 主从 JK |
| 边沿触发（推荐） | 仅在 CLK 上升/下降沿瞬间采样 | 最好，输入其他时间无效 | 74LS74（D）、74LS112（JK） |
2.3 特性表记忆法
- D 触发器：CLK 边沿时 Q(n+1)=D，输入=输出，像"延迟一拍"（Delay）。
- JK 触发器：J=K=0 保持；J=0,K=1 清零；J=1,K=0 置 1；J=K=1 翻转。
- T 触发器：使能翻转；T=1 时每个时钟翻转一次 → 二分频器。
2.4 功能转换（设计技巧）
- JK → D：D = J·Q' + K'·Q 恒等变换，令 J=D, K=D'；
- JK → T：令 J=K=T；
- D → T：T⊕Q 作为 D 的输入。
三、判别规则
- 选型：做寄存器/缓冲 → D；做计数器/分频 → T 或 JK；需要置位/复位控制 → RS（注意约束）；JK 是"万金油"（任何功能都可实现）。
- 看触发沿：符号框内 CLK 有"小三角" = 边沿触发；有"小圆圈+三角" = 下降沿触发。
- RS 禁忌：S=1、R=1 同时有效 → 状态不确定（若从外部电路可能触发，需避免）。
- 读原理图：看到 CLK 引脚就找"哪一类触发器 + 什么沿"，判断它存什么。
四、易混对比
| 易混点 A | 易混点 B | 关键区别 |
|---|---|---|
| 锁存器（Latch） | 触发器（Flip-flop） | 锁存器电平触发、透明；触发器通常边沿触发、非透明 |
| RS 约束（SR=0） | JK 无约束 | JK 由 RS 加反馈产生，消除 S=R=1 的禁区 |
| 主从 JK"一次翻转" | 边沿 JK | 主从在 CLK=1 期间可能翻转一次并锁存错误值；边沿只在沿处采样，更可靠 |
| D 触发器的 D 输入 | 数据端 vs 时钟端 | D 是"要存的数据"，CLK 是"何时存"——别接反 |
五、典型例题（先想再翻）
- 特性方程：D 触发器 CLK 上升沿时 D=1、当前 Q=0，下一个状态？ > 答：Q(n+1)=D=1。
- 计数：把 T 触发器的 Q 接回 T 输入（T=1），每来一个 CLK 边沿 Q 翻转一次。4 个脉冲后 Q 的状态？（初始 0） > 答：翻转 4 次 → Q=0（每 2 个脉冲一个周期 → 二分频）。
- 陷阱题：同学说"主从 JK 触发器和边沿 JK 触发器功能完全一样，可以随便替换"。 > 答：不完全一样。主从有"一次翻转"缺陷（CLK=1 期间输入变化会残留影响）；对噪声敏感应用必须用边沿触发。
六、完整知识点
6.1 基本 RS 触发器（与非门结构）
- 两个与非门交叉反馈，S'=0 置 1、R'=0 置 0，S'=R'=1 保持，S'=R'=0 禁止；
- 它是所有触发器的"内核"，也是按键防抖、锁存电路的常见实现。
6.2 钟控（电平触发）触发器的问题——空翻
CLK=1 期间输入变化 → 输出跟着变多次，无法用于"一个时钟拍一个状态"的场合 → 需要脉冲触发/边沿触发。
6.3 主从触发器（脉冲触发）的"一次翻转"问题
主触发器在 CLK=1 期间接受输入，从触发器在下降沿接受主触发器的值。若 CLK=1 期间输入多次变化，主触发器状态可能不是最后一次采样值 → 错误。边沿触发器通过"沿触发采样"彻底解决。
6.4 边沿 D 触发器内部原理（工程理解）
边沿触发 ≈ 内部由两个锁存器（主-从）加传输门构成，时钟沿瞬间"打开采样通道、关闭保持通道"，之后输入变化不影响输出 → 同步采样。这也是所有现代寄存器/状态机的基础。
6.5 异步置位/复位
74LS74 有 PR'（预置）和 CLR'（清零）引脚：不受 CLK 控制、优先级最高。上电初始化、手动复位就靠它——PCB 上连接复位按键/RC 复位电路。
6.6 从锁存器搭到 D 触发器（Digital 动手，尚硅谷补充）
需要存储信号的动机：算 25+37+12-9+8 若没有存储，只能串 4 个固定电路，显然不现实 → 需要一个能"存住电信号"的电路。
- 与非门 SR 锁存器（最简存储单元）：
| S' | R' | Q | Q' | | --- | --- | ------ | --------- | | 1 | 1 | 保持 | 保持 | | 0 | 1 | 1 | 0（置位） | | 1 | 0 | 0 | 1（复位） | | 0 | 0 | 无意义 | 无意义 |
注：尚硅谷用与非门版（S'、R' 低有效）；与教材"或非门版 SR"功能相同，只是有效电平相反——两版都成立，看符号上的小圆圈。
- 带 en 的 SR 锁存器：在输入前加 G3、G4 两个与非门（由 en 控制）。en=0 → S'=R'=1 → 保持；en=1 → 恢复普通 SR 功能。这样就能控制"何时"更新状态。
- 带 en 的 D 锁存器：把 S 改名 D、R 接 D 的反相 → en=1 时 Q 跟随 D，en=0 时保持 → 一比特存储。
- 边沿 D 触发器：D 锁存器在 en=1 期间 Q 会随 D 波动，抗干扰差。改进后只在时钟 0→1 的瞬间采样 D，其余时间 Q 保持不变——这就是上升沿触发（现代寄存器/状态机的地基）。
⚠️ 与教材差异（显式标注）：Digital 软件中的 D 触发器 Q 与标准符号相反，课件把 Q' 当 Q 用；且边沿触发器内部常用"主-从两个锁存器"实现（见 6.4），课件直接以成品组件演示、只关注"沿触发采样"这一行为。两者结论一致，不冲突。
七、与 PCB 画图的关联
- 按键防抖：机械按键抖动 5~20ms → 常用 RS 锁存或边沿 D 触发去抖（对应 [[PCB学习笔记/09-项目实战-51单片机核心板|PCB 笔记 09]] 按键电路）。
- 复位电路：复位芯片输出 CLR' 清零信号 → 理解 51/STM32 复位引脚时序。
- 数据锁存器（74LS373/573）在总线上"锁住地址" → 扩展单片机地址空间（51 的 ALE 锁存就是 D 触发器应用）。
- 数码管动态扫描、分频器 → 触发器计数器（[[06-时序逻辑电路与状态机|数电 06]]）。
来源：阎石《数字电子技术基础》第 4 章（触发器）、第 5 章（时序逻辑基础）；尚硅谷《从零搭建计算机》第 1.3.5 节（锁存器与触发器）