08-AD与DA转换.md 8.1 KB
tags: [数电] type: note source_type: reconstructed created: 2026-08-15 updated: 2026-08-18
aliases: [ADC, DAC, A/D转换, D/A转换, 采样保持, 逐次逼近]
AD与DA转换
[!note] 对象层 学完这篇，你能判断：
- 模拟信号进单片机前为什么要 ADC、出来为什么要 DAC；
- 12 位 ADC 的分辨率是多少电压（如 3.3V 基准下）；
- 逐次逼近型、双积分型、并行比较型 ADC 的取舍；
- 采样定理（奈奎斯特）怎么选采样率。
用生活理解：ADC 是"翻译官"——把连续的模拟电压翻译成数字码；DAC 是"反翻译官"。分辨率好比"尺子的刻度"：12 位刻度尺把 3.3V 分成 4096 格，每格约 0.8mV。采样则是"拍照"——拍照够快才能还原运动（奈奎斯特：每秒至少拍 2 张运动频率）。逐次逼近是"猜数字游戏"（对半猜，一次一位）；并行比较是"同时称重"（快但费器件）；双积分是"慢慢称，抗干扰"。
一、一句话本质
DAC 把数字码按权重转成模拟电压（权电阻/梯型网络）；ADC 把模拟电压经采样-保持-量化-编码转成数字码，按结构分并行（快/贵）、逐次逼近（折中）、双积分（慢/抗扰）；分辨率决定最小可辨电压。
二、速查表（公式与结论）
2.1 关键公式
| 参数 | 公式 | 说明 |
|---|---|---|
| 分辨率 | VREF / 2ⁿ | 最小输出/可辨电压（n 位） |
| 量化误差 | ±0.5 LSB（理论） | 四舍五入式量化 |
| 采样定理 | fs ≥ 2 × fmax | 否则混叠（alias） |
| DAC 输出（二进制） | Vo = VREF × (D / 2ⁿ) | D 为数字输入值 |
| 分辨率（百分比） | 1 / 2ⁿ | 8 位=0.39%，12 位=0.024% |
2.2 三种 ADC 对比（选型核心）
| 类型 | 速度 | 精度 | 成本/面积 | 抗干扰 | 典型 |
|---|---|---|---|---|---|
| 并行比较型（Flash） | 极快（ns 级） | 低（元件指数增长） | 高 | 差 | 视频、雷达 |
| 逐次逼近型（SAR） | 快（μs 级） | 中高 | 低 | 中 | STM32 片内 ADC |
| 双积分型 | 慢（ms 级） | 高 | 低 | 极好（积分平均掉噪声） | 数字万用表 |
SAR 速度：n 位需要 n+1 个时钟周期（对半查找）。
2.3 采样保持（S/H）
- ADC 转换需要输入在转换期间保持不变 → 采样开关 + 保持电容；
- 采样率 ↑ → 保持时间 ↓ → 需要充电时间够短（运放缓冲）；
- STM32 中对应"采样时间"寄存器（如 1.5~239.5 周期）。
2.4 DAC 结构速查
| 结构 | 优点 | 缺点 |
|---|---|---|
| 权电阻网络 | 简单直观 | 电阻阻值跨度大（精度难保证） |
| R-2R 梯形（倒 T 型） | 只有两种阻值，工艺友好 | 需电流开关与运放 |
| PWM 滤波（软件 DAC） | 零成本 | 输出有纹波、带宽低 |
三、判别规则
- 选 ADC：要高速 → 并行；要通用 → SAR；要抗干扰高精度 → 双积分。
- 算分辨率：先算 LSB = VREF/2ⁿ，再判断是否满足精度需求（如温度 0.1°C 需要多少位）。
- 采样率：信号最高频率 × 2 起步（实际 5~10 倍更稳），防混叠前加抗混叠低通滤波器。
- 基准电压：VREF 必须稳（用基准源芯片），它直接决定绝对精度——板上 VREF 纹波 = 精度损失。
四、易混对比
| 易混点 A | 易混点 B | 关键区别 |
|---|---|---|
| 分辨率 | 转换精度 | 分辨率 = 位数决定的"最小格"；精度 = 实际与理想偏差（受基准/失调/温漂影响） |
| 采样 | 保持 | 采样 = 开关闭合瞬间取值；保持 = 电容把值"钉住"供转换 |
| 量化误差 | 转换误差 | 量化误差是原理性 ±0.5LSB 无法消除；转换误差还含电路噪声等 |
| SAR | 双积分 | SAR 对噪声敏感但快；双积分靠"积分平均"吃掉工频干扰但慢 |
五、典型例题（先想再翻）
- 分辨率：3.3V 基准、12 位 ADC，最小可辨电压？ > 答：3.3 / 4096 ≈ 0.8057 mV（约 0.8mV）。
- 采样率：要采样 20kHz 的音频信号，理论最低采样率？ > 答：fs ≥ 2×20k = 40kHz（实际用 44.1kHz 以上）。
- 陷阱题：同学说"ADC 位数越高精度一定越高"。 > 答：不完全对。精度还受基准电压稳定度、噪声、失调、布线干扰限制——12 位 ADC 配一个纹波 50mV 的电源，有效位数可能只有 8~10 位（对应 PCB 布线、去耦的重要性）。
六、完整知识点
6.1 DAC 原理：权电流
每位数字码控制对应权重的电流开关，总电流经运放转为电压。R-2R 网络用两种阻值实现任意位权——原理图中 DAC 芯片（如 DAC0832）周边就是运放 + 基准。
6.2 ADC 采样定理与混叠
信号频率超过 fs/2 → 高频分量"折叠"成低频假信号（混叠），无法区分 → 抗混叠滤波 + 满足奈奎斯特。这决定了传感器电路前端要放低通滤波器。
6.3 逐次逼近 ADC 工作过程（以 8 位为例）
- 先假设最高位为 1，DAC 输出 128/256×VREF 与输入比较；
- 输入大 → 保持 1，否则置 0；
- 依次对下一位重复 → 8 次比较出结果。 ——本质是二分查找，STM32 内部就是这么干（约 1~3μs 完成 12 位转换）。
6.4 量化与编码
模拟电压落在哪个量化区间 → 输出对应数字码。均匀量化 vs 非均匀（压扩，音频用）。量化噪声功率 = LSB²/12。
6.5 接口与参考
- SPI/I2C 接口 ADC 芯片（MCP3008、ADS1115）——原理图上带基准引脚、电源滤波；
- VREF 精度决定绝对精度：用 REF30xx 等基准芯片，电源去耦 → 高精度 ADC 的 PCB 布局要求。
6.6 数字化是同一件事（交叉引用 [[01-数制与码制|数电 01]]）
声音、图像的数字化（数电 01 的 6.6）和 AD/DA 转换用的是同一套思想：
| 步骤 | 图像/声音数字化 | AD 转换 |
|---|---|---|
| 采样 | 采样率（44100/48000Hz） | fs ≥ 2·fmax（奈奎斯特） |
| 量化 | 位深（16/24bit 振幅） | 分辨率 VREF/2ⁿ |
| 编码 | 位模式存盘 | 数字码输出 |
结论："把连续量按时间切分 + 按幅度分级"就是数字化。DAC 则是逆过程（把数字码还原成模拟量，如音频播放）。理解这一点，ADC 采样率/位深与照片像素/位深的取舍逻辑就完全一致。
七、与 PCB 画图的关联
- STM32 的 ADC 引脚：原理图标注 ADC 通道 → 对应采样保持与输入阻抗要求（对应 [[PCB学习笔记/02-电路基础-电阻电容电感|PCB 笔记 02]] 传感器信号调理）。
- 抗混叠 RC 低通：ADC 输入前端滤波电路——电阻电容取值来自采样率/信号带宽。
- 基准电压电路：高精度板子的 VREF 走线要远离开关电源/数字走线（PCB 布局布线规则）。
- DAC 输出 + 运放 → 模拟输出、波形发生（[[08-信号运算与处理电路|模电 08]]）。
来源：阎石《数字电子技术基础》第 8 章（数模与模数转换器）；数字化对照见尚硅谷《从零搭建计算机》第 1.2 节