10-项目实战-USB拓展坞.md 8.6 KB
tags: [source-summary] type: source source: "PCB立创EDA开源教程（Expert电子实验室）— 第24课选型 + 第25~28课原理图/布局/布线/DRC导出" author: "Expert电子实验室（国一学长）" date: 2026-08-14
created: 2026-08-14
项目实战：USB 拓展坞（HUB）
[!note] 对象层 学完这篇，你能判断：
- USB HUB 的原理：1 个上行口怎么变成多个下行口，芯片选型看什么；
- 单端信号 vs 差分信号，为什么 USB 用差分、抗噪强在哪；
- 差分线布线的硬性规则（90Ω、等长、间距、过孔数）；
- Type-A / Type-B / Type-C 接口与引脚怎么认。
用生活理解：HUB 是路由器式的分线器——一个入口（上行口）进一条"数据公路"，芯片把它复制扩展成 4 条出口（下行口）。差分信号是两个人抬轿子——一个人抬"正"，一个人抬"反"，外部干扰同时压两人，差值不受影响，所以抗噪强。
一、抽象描述（一句话本质）
USB 拓展坞 = Hub 芯片 + USB 接口 + 差分信号对；核心难点在差分线布线（等长、等距、90Ω 阻抗），DRC 确保可制造。
二、核心知识
2.1 USB HUB 原理（第24课）
Hub 集线器：连接在 Host 与 Device 之间、用于 USB 接口扩展的 USB 设备。把一个上行接口扩展为多个下行接口，使一个 Host 能同时连多个 Device。一块 Hub 桥接芯片一般可扩展 4 个 USB 接口。 [用户]
拓扑：Host →（上行口）→ Hub →（下行口1/2/3/4）→ Device。[视觉]
课程示例：[视觉]
- 实物理 USB2.0 HUB（EXPERT 电子实验室，V1-220220）：4 个 USB-A 母口 + 指示灯 LED1 + 芯片 U1 + 阻容。
- 芯片：SL2.1A（CoreChips，SOP-16）——2 端口 USB 集线器，立创商城编号 C6798314。
[视觉]
2.2 USB 基础（第24课）
USB（Universal Serial Bus，通用串行总线）：串口总线标准，广泛用于 PC 与移动设备。新型 Type-C 接口允许正反盲插。 [用户]
- USB 使用差分信号传输数据：一对互补信号（正 + 反）。
[用户]
USB 版本演进（速率对照）：USB 1.0≈1.5Mbps → USB 2.0=480Mbps → USB 3.0=5Gbps → USB 3.1=10Gbps → USB 4（Type-C 独占）。[视觉]
三种常见接口外形：Type-A（矩形）、Type-B（方形）、Type-C（椭圆形，正反盲插）。[视觉]
USB 2.0 引脚（Type-B/Type-A）：[视觉]
| 引脚 | 信号 | 线色约定 |
|---|---|---|
| 1 | VCC | 红 |
| 2 | D-（数据负） | 白 |
| 3 | D+（数据正） | 绿 |
| 4 | GND | 黑 |
Type-C 引脚：A1A12 + B1B12 共 24 脚，含 VBUS（电源）、GND、SS 差分对（TX/RX，SuperSpeed）、USB2.0 差分对（D+/D-）、CC1/CC2（配置通道）、SBU1/SBU2（Sideband）。[视觉]
2.3 单端信号 vs 差分信号（重点理论）
单端信号：信号电平相对参考基准（通常是地 GND） 检测。例：串口三线 TX/RX/GND，收发都以 GND 为基准。[用户]
差分信号：依据两根信号线之间的电平差；不共地，传输两根线的电平差，且两线极性相反。[用户]
为什么差分抗干扰：[用户]
- 单端 3V 输出，接收端也是 3V；干扰叠加 1V → 误判。
- 差分：一线 3V、另一线 −3V，差分电压范围 −6V~6V，有效信号被放大一倍，外部共模干扰同时作用在两线上、相减抵消 → 抗干扰能力强。
[!tip] 类比 单端像"一个人站在一条船上喊话"，船晃（地抖动）就听错；差分像"两个人在两座桥上对喊"——桥一起晃但相对距离不变，信息就可靠。USB 高频（480Mbps+）必须差分，串口低速用单端。
2.4 差分线绘制要求（布线硬规则）[用户]
| # | 规则 |
|---|---|
| 1 | 差分线尽量短 |
| 2 | 优先绘制差分线 |
| 3 | 差分线上不超过两对过孔（过孔增加寄生电感，影响信号完整性） |
| 4 | 平行紧密走线，避免直角/锐角 |
| 5 | 长度差尽量小（控制在 5mil 以内） |
| 6 | 与其他信号网络/地距离 ≥20mil |
| 7 | 注意阻抗匹配（90Ω 差分阻抗） |
2.5 原理图 / 布局 / 布线 / DRC 导出（第25~28课）
[!note] 课件说明 第25~28课原 PPT 为标题卡，实操按通用流程推进（
[补全]），规则复用 [[09-项目实战-51单片机核心板|09 51 核心板]] 与 [[06-PCB结构、叠层与设计流程|06]]。
- 原理图：Type-C 上行口 + Hub 芯片（SL2.1A）+ 4 个 Type-A 下行口 + 去耦电容 + 指示 LED；注意差分对网络名（D+/D-、DP/DN）与符号/封装引脚对齐。
[补全] - 布局：接口靠板边、Hub 芯片居中、去耦贴芯片、指示灯集中。
[补全] - 布线：优先差分线（等长等距、90Ω），电源线加粗，过孔尽量少。
[补全] - DRC + 导出：跑设计规则检查，导出 Gerber/钻孔/BOM 下单。
[补全]
三、判别规则
- 单端 vs 差分：信号相对地检测 = 单端（串口）；信号靠两线之差、极性相反 = 差分（USB/以太网）。频率高、要求抗干扰 → 差分。
- 差分线合规：等长（≤5mil）+ 平行紧密 + ≤2 对过孔 + ≥20mil 间距 + 90Ω 阻抗 + 禁直角 → 合规；缺一项即信号完整性问题。
- Hub 芯片选型：看端口数（一块桥接芯片通常扩 4 口）、USB 版本（2.0/3.0）、封装与库。
四、易混对比
| 易混点 A | 易混点 B | 关键区别 |
|---|---|---|
| 单端信号 | 差分信号 | 相对地检测 vs 两线差值；单端易受共模干扰，差分抗干扰强 |
| D+ / D- | TX / RX | D+/D- 是 USB2.0 差分对；TX/RX 是 SuperSpeed 差分对（更高频） |
| Type-A | Type-C | Type-A 单向矩形（不盲插）；Type-C 椭圆形、24 脚、正反盲插 |
| USB 2.0 | USB 3.0 | 480Mbps vs 5Gbps；3.0 需额外 TX/RX 差分对 + 更严格阻抗 |
| 差分线过孔 | 普通过孔 | 差分线上每多一对过孔都增加寄生电感，限 2 对以内 |
五、变体验证（3 题，先想再翻答案）
- 判断：串口（UART）和 USB 谁用差分、为什么？ > 答：USB 用差分（480Mbps 高频、要抗干扰）；串口用单端（低速、三线 TX/RX/GND 以地为基准）。
- 布线：USB2.0 差分对 D+/D-，两条线长度差 8mil，违规吗？ > 答：违规。要求长度差 ≤5mil（规则 2）；8mil 可能造成时序偏差，需蛇形线补偿拉齐。
- 陷阱题：同事说"差分线反正两根并排走，绕个大圈多打几个过孔没关系，USB 会自动纠错"。 > 答：错。差分线要求尽量短、过孔 ≤2 对、等长等距（规则 2）；USB 协议的重传纠错不能弥补信号完整性损伤，高频下绕长线/多过孔直接丢包。
六、关系网络
- 向上：差分线布线用的叠层/阻抗知识 → [[06-PCB结构、叠层与设计流程|06 PCB 结构与叠层]]；符号/封装对齐 → [[07-元件符号与封装|07 元件符号与封装]]
- 同级：与 51 核心板共用"接口靠边、去耦贴芯片、电源加粗、DRC 导出"等通用规则 → [[09-项目实战-51单片机核心板|09 51 核心板]]
- 理论：差分信号的"相减抵消干扰"与 [[04-电路基础-电路定理|04 电路定理]] 的 KCL/KVL 是同一种"守恒/差值"思维。
- 方法：本课把"信号完整性"引入实战——学信号类接口时，先问"单端还是差分？等长/阻抗/过孔规则是什么？"就能快速上手任何高速接口（I2C/SPI 单端、USB/HDMI/以太网差分）。
来源：立创 EDA 教程 第24~28 课（USB 拓展坞全流程）；理论/实物细节标注 [视觉]，流程补全标注 [补全]